# PATENT ABSTRACTS OF JAPAN

(11)Publication number:

01-309446

(43) Date of publication of application: 13.12.1989

(51)Int.CI.

H04L 25/02 G01R 31/28 H04L 1/24

(21)Application number: 63-138378

(71)Applicant: YAMATAKE HONEYWELL CO

LTD

(22)Date of filing:

07.06.1988

(72)Inventor: KOBAYASHI KOJI


KATSUMATA ATSUSHI

# (54) LINE SIMULATOR

# (57)Abstract:

PURPOSE: To conduct a communication test to various waveform distortion by setting a leading delay time and a tailing time with a parameter setting means and using a line section so as to vary the duty ratio of an input signal.

CONSTITUTION: Leading, trailing delay setting registers 15, 16 are registers setting individually a delay in the leading and trailing time caused in an actual communication line. The line section 4 processes the signal inputted thereto according to a parameter given from a simulator main body 3 and gives an output. Thus, the setting and revision of the leading and trailing delay time causing a waveform distortion to a transmission signal are attained and the waveform distortion caused on the actual communication line is set or revised programmably, then the communication test in various noise environmental states is attained without actual installation of the line.



# LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(19)日本国特許庁(JP)

# (12)公開特許公報 (A) (11)特許出願公開番号

特開平1-309446

(43)公開日 平成1年(1989)12月13日

(51) Int. C I. 5 H 0 4 L G 0 1 R H 0 4 L	25/02 31/28 1/24	識別記号 3 0 2 C Q	庁内整理番号	FΙ				技術表示箇所	
110 1 1	審査請求	有		H 0 4 L G 0 1 R	25/02 31/28	302	Q	最終頁に続く	
(21) 出願番号		昭63-138378		(71)出願人	株式会	株式会社山武			
(22) 出願日	昭和63年(1988)6月7日			(72) 発明者	小林 神奈川	東京都渋谷区渋谷2丁目12番19号 小林 孝次 神奈川県伊勢原市鈴川54番地 山武ハネウ エル株式会社伊勢原工場内			
				(72)発明者	神奈川			目12番2号 山武ハ [場内	
				(74)代理人	· 堀 迫	(外1名	,)		

<sup>(54) 【</sup>発明の名称】回線シミュレータ

<sup>(57) 【</sup>要約】本公報は電子出願前の出願データであるた め要約のデータは記録されません。

1

# 【特許請求の範囲】

通信回線で生じ得る波形歪を発生するための立上り遅れ 時間と立下り遅れ時間を可変設定するパラメータ設定手 段と、

該パラメータ設定手段で設定された立上り遅れ時間と立下り遅れ時間に応じて、外部から入力された信号のデューティ比を変えて出力する回線部とを備えたことを特徴とする回線シミュレータ。

2

# ⑩日本国特許庁(JP)

⑩特許出願公開

# ②公開特許公報(A) 平1-309446

Int. Cl.⁴	識別配号	庁内整理番号	@公開	平成1年(1989)12月13日
H 04 L 25/02 G 01 R 31/28	302	C - 7345 - 5 K Q - 6912 - 2 G		
H 04 L 1/24 25/02	302	8732-5K D-7345-5K審査請求	未讃求	請求項の数 1 (全9頁)

**ᢒ発**明の名称 回線シミユレータ

②特 顧 昭63-138378 ②出 願 昭63(1988)6月7日

**@発 明 者 小 林 孝 次 神奈川県伊勢原市鈴川54番地 山武ハネウエル株式会社伊** 

勢原工場内

**@発 明 者 勝 亦 教 神奈川県藤沢市川名1丁目12番2号 山武ハネウエル株式** 

会社藤沢工場内

⑪出 願 人 山武ハネウエル株式会 東京都渋谷区渋谷 2丁目12番19号

社

四代理人 弁理士 堀 進 外1名

#### 好 田 田

1 発明の名称 回線シミュレータ

#### 2 特許請求の範囲

適售回線で生じ得る波形でを発生するための立 上り遅れ時間と立下り遅れ時間を可変設定するパ ラメータ設定手段と、

はパラメータ設定手段で設定された立上り遅れ時間と立下り遅れ時間に応じて、外部から入力された信号のデューティ比を変えて出力する回線部とを備えたことを特徴とする回線シミュレータ。

#### 3 発明の詳細な説明

### [産業上の利用分野]

本免明は、通信機器の性能試験等のために通信 路に生じ得るノイズ現象を模擬的に発生させる回 線シミュレータに関する。

#### [従来の技術]

近年、ディジタル通信技術の発達に伴ない、様々の通信手順を内蔵したLSIの開発が盛んに行われているが、適信用に開発されたLSIをテストし評価するには、実際の通信路において起こり

得る現象を取り入れる必要がある。特に実際の通 信跳にはノイズがつきものであり、ノイズによる エラーが伝送信号に発生する。それ故、通信用し SIは、通信路に生じ得るノイズを考慮して設計 されなければならない。そこで、通信用しSIを 試作した時にテストするため、一定のノイズを与 えてそれに対するエラーレート(発生率)を測定 する装置が知られている。

# [発明が解決しようとする課題]

しかしながら、従来のエラーレート測定装置では、通信用しSIに与えるノイズは静電ノイズ発生器で発生するアナログノイズであり、そのパターンは一定のものに固定されているため、実際に生じ得るノイズやその他の現象を反映しているものでなく、種々のノイズに対するエラーレートの測定はできないという問題点があった。

本発明の目的は、通信用LSI等の開発に際し 通信回線において実際に生じ得るノイズ現象を模 機的に発生させることができ、特に伝送信号に被 形変を生じさせる立上り遅れ時間と立下り遅れ時

2

特開平 1-309446(2)

関の設定及び食更ができる回線シミュレータを提供することである。

# [既難を解決するための手段]

本発明は、実際の通信同様をシミュレートする 回線シミュレータであって、通信回線で生じ得る 被形感を発生するための立たり遅れ時間と立下り 遅れ時間を可変設定するパラメータ設定手段と、 はパラメータ設定手段で設定された立上り遅れ時間 と立下り遅れ時間に応じて、外部から入力され た信号のデューティ比を変えて出力する回線部と を鍛えて構成される。

#### [作用]

本発明の回線シミュレータにおいては、パラメータ設定手段で立上り遅れ時間と立下り遅れ時間と立下り遅れ時間と立下の設定手段から設定された立上り遅れ時間と立下り遅れ時間に応じて入力信号のデューティ比を変える。これにより、プログラマブルに設定された被形歪をもかっまり、プログラマブルに設定された被形歪をもかっまる。また、ウ上りる通信テストをすることができる。また、ウ上り

3

生部8と、4年同路部の動作に必要なクロック倒号 を供給するクロック発生回路9とを含む。

以下、第1図に示した回線シミュレータの構成 と作用を説明する。

まず、レジスタファイルでは、パラメータ設定 器 1 で設定されたパラメータを保持する保持手段 として機能するもので、活動初期値設定レジスタ 遅れと立下り遅れを短時間のうちに変えていくことにより、ジッタ(放形のゆらぎ)を生じさせる こともできる。

#### [灾施例]

第1図は本発明の一次施例を示し、第2図は実 数例の回線シミュレータを接続した通信システム を示す。図の回線シミュレータは、パラメータ設 定器1とシミュレータ本体3と回線部4とから成 る。

パラメータ設定器1は、通信回線で生じ得るノイズを発生するためのピットエラーレート等のパラメータをバス2を介してシミュレータ本体3に入力するものであり、このパラメータ設定器としてはマイクロコンピュータが使用できる。

シミュレータ本体3は、パラメータ設定器1で設定されたパラメータを保持すると共に、後述の 国路で発生した私数を上記パラメータに従って選択してピットエラー配号を発生するものであり、 第1 図に示す名様のレジスタから成るレジスタファイル7と、ピットエラー信号を発生する信号を

4

11、ビットエラーレート設定レジスタ12、ビットエラーペルス幅設定レジスタ13、ビットエラーモード設定レジスタ14、立上り遅れ設定レジスタ15、立下り遅れ設定レジスタ16、及び回線断続レジスタ17を含んでいる。

乱数初期値数定レジスタ11は、後述の疑似乱 数 発生回路 2 1 の初期値を設定するためのレジスタである。このレジスタに初期値を書き込むことにより、疑似乱数発生回路 2 1 に直接プリセットを行う。また、このレジスタで一定の初期値を設定すると、疑似乱数発生回路 2 1 から同じビットエラーバターンを生成できるので、再テストをする場合等に有効である。

ビットエラーレート設定レジスタ12は、ビットエラーレートを設定するためのレジスタで、1回線当り約10-3~10-8回/bitのエラーを設定できる。各回線は、何じピットエラーレートでピットエラーを発生する。また、このレジスタにより各回線何にピットエラー発生又は弁発生を設定することができる。

#### 特別平 1-309446(3)

ビットエラーペルス幅設定レジスタ13は、後述のビットエラー発生時にそのパルス幅を設定するレジスタである。設定範囲は0~FFFFであり、その設定値 nにより n~(s+1) psec のパルス幅が寄生する。

7

X 32 + X 26 + X 23 + X 22 + X 16 + X 12 + X 11 + X 10 + X 8 + X 7 + X 5 + X 4 + X 2 + X 1 + 1

すなわち、順次接続したDフリップフロップD1 ~D32の間にExclasive OR回路B1 ~B13を介在 させ、各フリップフロップD32~D1 の出力X32 ~X<sup>1</sup> を変化させることにより、疑似乱数を発生 するものである。このような構成の疑似乱数発生 回路モれ自体は公知である。

この疑似乱教発生回路 2 1 に供給されるクロック 周被教の範囲は 1 M Hz ~ 31.25 K Hz で、通常は 通信速度 (ボーレート) に合わせる。 しかし、通信速度と異なる値に設定することにより、ピットエラーレートを大きく変えることもできる。 併えば 1 M Hz のクロックで動作させた場合の周期は、約1.2 時間である。

この要似乱数発生回路 2 1 では、発生する乱数の初期値を設定するため、各Dフリップフロップ・D1 ~ D32 はセット端子を有し、その端子に前途の乱数初期値設定レジスタ 1 1 の出力信号を入力することで、Dフリップフロップをセット状態に

立上り、立下り遅れ設定レジスタ15、16は、実際の通信略で生ずる立上り時間の遅れ及び立下り時間の遅れを借別に設定するレジスタである。クロック発生回路9で発生するクロック顕複数をポーレートの16倍に設定した場合、1/18データビット時間単位の遅れを設定できる。これらのレジスタによる遅れ時間の設定も、複数の回線に対して関々にできる。

回線断線レジスタ17は、回線洞に伝送路を新 続するためのレジスタであり、回線部4からの出 力を高インピーダンスにすることができる。

次に、信号発生部8は、実際の通信回線に生じ得る現象のシミュレーションを行うためのエラー信号を発生する部分であり、疑似乱数発生回路2 1、ピットエラー発生回路22及びピットエラーパルス幅発生回路23から成る。

要似乱数発生回路 2 1 は、射 3 図に示すように、 32個の D フリップフロップ D 1 ~ D 32と、13個の Exclusive OR回路 B 1 ~ B 13とから成り、次式に 従って疑似乱数を生成する。

8

する。すなわち、乱数初期値設定レジスタ11に 初期値を書き込むことにより、そのレジスタ出力 がDフリップフロップD1~D32のセット端子に 加えられ、疑似乱数発生回路21の初期値をプリ セットすることができる。

次に、ビットエラー発生回路22は、第4図に ボオように、 歯配ピットエラーとの サスカらのピットエラーをラをデコーが31と、 このデコーが31からの軽いでする リ、 疑似 乱 数 発生回路 21で生成した疑似をした が使用する 6号のみをしかり 532から 1からの 5 1のデータをしかり 732から 1から 2 1のでする 1から成る。 4 からのでする 2で選択された 3 では、 20 カナ 3 2で選択された 3 の数 5 カナ 5 カナ 6 カナ 7 カナ 8 カナ 9 カナ 8 カナ 9 カナ 8 カナ 9 カナ 8 カナ 9 カナ 9

また、ビットエラーパルス幅発生回路23は、 第5図に示すようにタイマ34とRSフリップァ ロップ35とから成る、動作時には、第6図に示

特別平 1-309446(4)

このピットエラーパルス製発生団路23は、第 2 図のように複数の回線個4A、4B、4 Cを接続した場合には、各回線部にそれぞれ異なるパルス幅のノイズを発生させるように回線部の個数分談けられる。

クロック党生回路 9 は、一定周被数(例えば18 MHz)の水晶発振モジュールからの出力信号を分

1 1

を始動させる。 各タイマ43、44は、それぞれレジスタファイル? の立上り、立下り遅れ設定レジスタ15、16から送られる信号(立上り、立下り遅れ値) で挟められた遅れ時間後に出力を変化させる。 RSフリップフロップ46は、立上り遅れタイマ43の出力変化でリセットされる。 これにより、第8 図に示すように、予め設定された立上り、立下り遅れをもつ信号が出力される。

このように、検出回路42,45とタイマ43 及び44とRSフリップフロップ46とは、通信路から入りされる信号の立上り時間及び立下り時間を、それぞれ1データピット時間未満の範囲(次の信号変化の直前まで)で遅らせることができる波形変換同路を構成している。設定値をn、この回路に用いるクロックの局類をTとすると、遅延時間はnT~(n+1)Tである。

タイマ43及び44に供給するクロック信号と しては、通常はボーレートの18倍の周波数を用い るが、これより周波数の小さいクロックを用いて 周し、上述の各回路に必要なクロック信号を発生 するものである。

次に、回線部4は、これに人力された名号をシミュレータ本体3から与えられたパラメータ通りに加工して出力する部分であり、回線断続もここで行う。また、プロトコルアナライザ等の外部整置を接続して、モニタ又はシミュレーションをすることも可能である。

群組には第7 関に示すように、回線部4 は、伝送路から入力される信号をレベル金換するレシーバ41と、入力信号の立上りを検出する立上り検出河路42と、タイマ43及び44と、入力信号の立下りを検出する立下り検出河路45と、RSフリップフロップ46と、ノイズ付加河路47と、その出力信号をレベル変換して伝送路に出力するドライバ48とを備えている。各検出回路42、45はDフリップフロップで、各タイマ43、44はダウンカウンタでそれぞれ構成される。

動作時には、検出回路42,45が入力信号の 立上り、立下りを検出すると、タイマ43,44

12

長い遅延を生じさせることもできる。この場合、 公上り遅延時間は次の立上りの直前まで、立下り 遅延時間は次の立下りの直前までとなる。

上記被形変換回路は、立トリ/立下りの選延時間をそれぞれ個別に設定することにより、人力行号のデューティ比を変えることができる。また、 各遅れ値を変化させることにより、ジッタ(被形のゆらぎ)を生じさせることもできる。

次に、回線部4のノイズ出力回路47は、RSフリップフロップ46から出力された信号に、自述のビットエラーモード設定レジスタ14からの出力で指定されたエラーモード(Rormal、High、Low 又は反転)のノイズを付加するものであり、ビットエラーが発生していない時(ビットエラーバルスがLの時)には、エラーモードに関係なく人力信号をそのまま出力するが、ビットエラーが 発生している時(ビットエラーバルスがHの時)は、エラーモードに従って入力信号を変化させて出力する。

すなわち、エラーモードが Loo固定の場合には

特関平 1-309446(5)

ビットエラーが発生している間、出力は入力に関係なく Lowになり、エラーモードがBigh 固定の場合には、ビットエラーが発生している間、出力は入力に関係なくBighになる。エラーモードが反転の場合も何様に、ビットエラーが発生している間出力は入力の反転となる。エラーモードがNormalの場合には、ビットエラーが発生していても、入力信号がそのまま出力される(ノイズは付加されない)。

上記ノイズ付加回路 4 7 からの出力信号は、ドライバ 4 8 でレベル変換されて伝送路に出力されるが、ドライバ 4 8 は、前法の回線断線レジスタ1 7 からの回線新信号で閉じられる。すなわち、回線新線レジスタ1 7 が回線断信号を出力した時は、ドライバ 4 8 の出力側が高インピーダンスとなり、伝送路を実質的に切断状態とすることができる。

かくして、実施例の回線シミュレータは、乱数 をペースとして予め設定したピットエラーを生じ させ、これに対する通信装置の反応等のテストを

15

第3図は疑似乱飲発生回路の説明図、

第4回はピットエラー発生回路の構成図、

第5回はピットエラーパルス幅発生回路の構成 81

第6図はピットエラーパルス幅発生回路に入力される信号とその出力信号を示す被形図、

第7図は回線部の構成図、

第8図は回線器の被形変換回路に入力される信号とその出力信号を示す被形図である。

1 ----パラメータ設定器、

2---パス、

3----シミュレータ本体。

4----回線部、

5 A , 5 B , 5 C ---- 通信装置、

BA, 6B, 6C---- 伝送路,

7----レジスタファイル、

9----クロック発生回路。

特許山鰕人 山武ハネウエル株式会社 代理人 弁理士 堀 進 (ほか1名)

1 7

可能にするものである。また、通信回線で生じ得る被形歪をシミュレートすることや回線切断も可能であり、通信装置の性能を総合的にテストすることができる。

以上、本発明を実施例によって説明したが、本 発明はこれに殴らず、回線シミュレータの各回路 部は、上記の機能を有するものであれば任意の回 路で構成することができる。

#### [発明の効果]

以上のように、本発明は、伝送信号に被形歪を 生じさせる立上りと立下りの遅れ時間の改定及び 変更ができるようにしたので、実際の通信回線上 で生じ得る被形をセプログラマブルに設定したり 変更したりすることができ、実際に回線を設置し なくても、種々のノイズ関境における通信テスト を可能にするという効果を奏する。


#### 4 関面の簡単な説明

第1図は木発明の実施例を示すブロック図、


第2図は本発明の回線シミュレータを接続した 通信システムの例を示すプロック図、

16

特別平 1-309446(6)




第 2 図




# 特関平 1-309446(7)

第3図 
疑似乱数発生回路




第 4 図 ピットエラー発生回路




特関平 1-309446(8)

第5図 ビットエラーバルス幅発生回路



第6図



特闘平 1-309446(9)

